Tuesday, December 28, 2010

Ethernet Pin Knowledge -- RMII / SMII Pin Connection (2)


本文主要分析 MII/RMII/SMII ,以及 GMII/RGMII/SGMII 接口的信號定義,及相關知識,同時本文也對 RJ-45 接口進行了總結,分析了在 10/100 模式下和1000M模式下的連接方法。

續--上篇文章“以太網知識(1)-MII接口”
1.5 Electrical Character
       MII 接口的電氣特性可以分為 Driver characteristics 和 Receiver characteristics 
       針對於 Driver characteristics 的 DC 電氣特性而言, Spec 要求所有 MII 接口 The high (one) logic level output potential V oh shall be no less than 2.40 V at an output current I oh of  4.0 mA. The low (zero) logic level output potential Vol shall not be greater than 0.40 V at an output current I oL of 4.0 mA  這個就是 LVTTL 常用的邏輯標準。
       針對於 Driver characteristics 的 AC 電氣特性而言, Drivers must also meet certain ac specifications in order to ensure adequate signal quality for electrically long point-to-point transmission paths. The ac specifications shall guarantee the following performance requirements.
       The initial incident potential change arriving at the receiving end of a point-to-point MII signal path plus its reflection from the receiving end of the path must switch the receiver input potential monotonically from a valid high (one) level to Vil ≤ Vil( max) – 200 mV, or from a valid low (zero) level to Vih ≥ Vih(min) + 200 mV. Subsequent incident potential changes arriving at the receiving end of a point-to-point MII signal path plus their reflections from the receiving end of the path must not cause the receiver input potential to reenter the range Vil(max) – 200 mV < Vi < Vih(min) + 200 mV except when switching from one valid logic level to the other. Such subsequent incident potential changes result from a mismatch between the characteristic impedance of the signal path and the driver output impedance 

RMII 接口分析

2.1 RMII 接口信號定義
       RMII 接口( Reduced MII 接口)是簡化的 MII 接口。 它也分為 MAC 模式和 PHY 模式。
RMII 接口接收、發送和控制的同步參考時鐘 REF_CLK 是由外部時鐘源提供的 50MHz 信號。這與原來的 MII 接口不同, MII 接口中發送和接收的時鐘是分開的,且都是由物理層芯片提供給MAC 層芯片。
這裡需要注意的是由於數據接收時鐘是由外部晶振提供而不是由載波信號提取的,所以在物理層芯片內的數據接收部分要設計一個 FIFO ,用來協調兩個不同的時鐘,在發送接收的數據時提供緩衝。 物理層芯片的發送部分則不需要一個 FIFO ,它直接將接收到的數據發送出去就可以了。
CRS_DV 是 MII 中的 RXDV 和 CRS(Carrier_Sense) 兩個信號合併而成 ,當介質不空閒時CRS_DV 以和 REF_CLK 相異步的方式給出。 當 CRS 比 RX_DV 早結束時 即載波消失而隊列中還有數據要傳輸時 ,就會出現 CRS_ DV 在半位元組的邊界以 25MHz( 在 100MHz 模式下 2.5MHz( 在 10MHz 模式下 的頻率在 、 之間來回切換。 因此, MAC 能夠從 CRS_ DV 中精確的恢復出 RX_DV 和 CRS ,見圖 14 
RMII 接口的 MAC 模式定義:
 
RMII 接口 PHY 模式定義:
2.2 RMII 接口時序特性
RMII 接口的發送部分包括 TX_EN( 發送使能 和 TXD[1:0]( 發送數據 兩類信號線,它們與時鐘 CLK_REF 同步。 當 MAC 層有數據要發送時, TX_EN 變為有效,數據便出現在 TXD[1:0] 上。對於100M速率時,物理層芯片在每個時鐘週期都要採樣 TXD[1:0] 上的數據,而在10M速率時,物理層芯片要每隔 10 個時鐘週期採樣 TXD[1:0] 上的數據 ,而 MAC 層發送的每個數據會在 TXD[1:0] 上保留10 個週期。 發送部分的波形圖如下
圖 13 RMII 發送部分的時序關係圖
RMII 接口的接收部分包括 CRS_DV( 載波和數據有效 、 RXD[1:0]( 接收數據 、 RX_ER( 接收出錯 三類信號線,其中 RXD[1:0] 和 RX_ER 與時鐘CLK_REF 同步,而 CRS_DV 信號與時鐘是異步的。 當物理層接收到有效的載波信號後, CRS_DV 信號變為有效,此時如果 FIFO 中還沒有數據,則它會送出全零的數據給 RXD[1:0] ,然後當 FIFO 中填入有效的數據幀,數據幀的開頭是“1010...... ”交叉的前導碼,所以在 RXD[1:0] 上會出現“01 的比特, MAC 層芯片會檢測這一過程,從而開始一幀數據的接收。當外部載波信號消失後, CRS_DV會變為無效,但如果 FIFO 中還有數據要發送時, CRS_DV 在下一周期又會變為有效,然後再無效再有效,直到 FIFO 中數據發送完為止。在接收過程中如果出現無效的載波信號或無效的數據編碼,則 RX_ER 會變為有效 ,表示物理層芯片接收出錯。100M以太網速率中, MAC 層芯片要每個時鐘採樣一次 RXD[1:0]上的數據,在10M以太網速率中, MAC 層芯片則每 10 個時鐘週期採樣一次RXD[1:0] 上的數據,此時物理層芯片接收的每個數據會在 RXD[1:0] 上保留 10 個時鐘週期 RMII 接收部分的波形圖如下
圖 14 接收部分時序關係圖
SMII 接口分析
3.1 SMII 接口信號定義
SMII ( Serial MII )接口又叫串行 MII 接口。 它包括 TXD 、 RXD 、 SYNC三類信號線。 另外所有的端口共用一個時鐘信號 CLOCK , 此時鐘信號是125MHz 的,前三類信號都與此時鐘同步  為什麼用 125MHz ,是因為數據線裡面會傳送一些控制信息,後面會有介紹。SYNC 是數據收發的同步信號,它每10 個時鐘週期置 次高電平,指示同步。TXD 和 RXD 上收發的數據和控制信息,它們以 10 個比特為一組,以 SYNC 為高電平來指示一組數據的開始,每一組的數據的含義見後面。 可以看出, SMII 接口所需的信號線每端口只有 根,比 RMII 接口 (7 根 還要少,比 MII 接口 (14 根 就更少了。

SMII 接口的 MAC 模式定義:
3.2 SMII 接口時序特性
發送部分的波形圖如下:

圖 15 發送部分的時序關係

從波形中可以看出,在 SYNC 變高後的 10 個時鐘週期內, TXD 上依次輸出一組 10 比特的數據即 TX_ER 、 TX_EN 、 TXD[0:7]  這些數據和控制信息的含義與 MII 接口中的含義相同, 物理層芯片在接收到這些數據和控制信息後做與MII 接口相同的處理。 100M速率中,每一組的內容都是變換的,在10M速率中,每一組的數據則要重複 10 次,物理層芯片採樣任何一組都可以。
接收部分的波形圖如下:
圖 16 接收部分的時序關係圖

從波形中可以看出, 在 SYNC 變高後的 10 個時鐘週期內, RXD 上依次輸出一組 10 比特的數據即 CRS 、 RX_DV 、 RXD[0:7] 其中 CRS 和 RX_DV 的含義與 MII 接口中的相同。RXD[0:7] 的含義則與 RX_DV 有關,當 RX_DV 為有效時(為高時), RXD[0:7] 上為物理層接收的數據。 當 RX_DV 為無效時(為低時), RXD[0:7] 上的數據反映的是物理層狀態的信息。 其詳細內容如下表所示:
圖 17 SMII 接口接收部分信息編碼表

當以太網的速率是100M時,每一組的數據都是變化的,當以太網的速率是
10M時,每一組的數據則要重複 10 次 , MAC 層芯片只要採樣其中任何一次就可以了。 對其中的信號, MAC 層芯片從 SMII 接口中獲得的信息的處理方式與MII 接口的處理方式是一樣的。
未完待續..................
關於MII,GMII,RGMII等相關以太網知識,只需在本站搜索即可。

No comments:

Post a Comment